您的位置:首页 > PPT课件 > 仪器设备PPT > 51单片机教案PPT

51单片机教案PPT下载

素材编号:
263183
素材软件:
PowerPoint
素材格式:
ZIP/RAR
素材上传:
不甚了了
上传时间:
2018-03-05
素材大小:
2.12 MB
素材类别:
仪器设备PPT
网友评分:

素材预览

51单片机教案PPT

51单片机教案PPT免费下载是由PPT宝藏(www.pptbz.com)会员不甚了了上传推荐的仪器设备PPT, 更新时间为2018-03-05,素材编号263183。

这是51单片机教案PPT,包括了系统扩展结构,地址空间分配和外部地址锁存器,程序存储器EPROM的扩展,静态数据存储器RAM的扩展,EPROM和RAM的综合扩展等内容,欢迎点击下载51单片机教案PPT哦。由于有时需要扩展多片芯片,首先介绍AT89S51单片机的两个外部存储器空间的地址分配的两种方法,即线选法和译码法。最后介绍扩展外部程序存储器和外部数据存储器的具体设计。

第8章 AT89S51单片机 外部存储器的扩展 8.1 系统扩展结构 AT89S51单片机采用总线结构,使扩展易于实现,AT89S51单片机系统扩展结构如图8-1所示。 图8-1 AT89S51单片机的系统扩展结构 由图8-1可以看出,系统扩展主要包括存储器扩展和I/O接口部件扩展。 AT89S51单片机的存储器扩展既包括程序存储器扩展又包括数据存储器扩展。AT89S51单片机采用程序存储器空间和数据存储器空间截然分开的哈佛结构。扩展后,系统形成了两个并行的外部存储器空间。系统扩展是以AT89S51为核心,通过总线把单片机与各扩展部件连接起来。因此,要进行系统扩展首先要构造系统总线。系统总线按功能通常分为3组,如图8-1所示。 (1)地址总线(Address Bus,AB):用于传送单片机发出的地址信号,以便进行存储单元和I/O接口芯片中的寄存器单元的选择。(2)数据总线(Data Bus,DB):用于单片机与外部存储器之间或与I/O接口之间传送数据,数据总线是双向的。(3)控制总线(Control Bus,CB):控制总线是单片机发出的各种控制信号线。 如何来构造系统的三总线。 1.P0口作为低8位地址/数据总线 AT89S51受引脚数目限制,P0口既用作低8位地址总线,又用作数据总线(分时复用),因此需增加一个8位地址锁存器。AT89S51访问外部扩展的存储器单元或I/O接口寄存器时,先发出低8位地址送地址锁存器锁存,锁存器输出作为系统的低8位地址(A7~ A0)。随后,P0口又作为数据总线口(D7~ D0),如图8-2所示。 2.P2口的口线作为高位地址线 P2口用作系统的高8位地址线,再加上地址锁存器提供的低8位地址,便形成了系统完整的16位地址总线。 使单片机系统的寻址范围达到64KB。 3.控制信号线除地址线和数据线外,还要有系统的控制总线。这些信号有的就是单片机引脚的第一功能信号,有的则是P3口第二功能信号。包括:(1) 作为外扩程序存储器的读选通控制信号。(2) (P3.7)和 (P3.6)为外扩数据存储器和I/O的读、写选通控制信号。(3)ALE作为P0口发出的低8位地址锁存控制信号。(4) 为片内、片外程序存储器的选择控制信号。可见,AT89S51的4个并行I/O口,由于系统扩展的需要,真正作为数字I/O用,就剩下P1和P3的部分口线了。 8.2 地址空间分配和外部地址锁存器 本节讨论如何进行存储器空间的地址分配,并介绍用于输出低8位地址的常用的地址锁存器。 8.2.1 存储器地址空间分配 实际系统设计中,既需要扩展程序存储器,又需要扩展数据存储器,如何把片外的两个64KB地址空间分配给各个程序存储器、数据存储器芯片,使一个存储单元只对应一个地址,避免单片机发出一个地址时,同时访问两个单元,发生数据冲突。这就是存储器地址空间分配问题。 AT89S51单片机发出的地址码用于选择某个存储器单元,外扩多片存储器芯片中,单片机必须进行两种选择:一是选中该存储器芯片,这称为“片选”,未被选中的芯片不能被访问。二是在“片选”的基础上再根据单片机发出的地址码来对“选中” 芯片的某一单元进行访问,即“单元选择”。为实现片选,存储器芯片都有片选引脚。同时也都有多条地址线引脚,以便进行单元选择。注意,“片选”和“单元选择”都是单片机通过地址线一次发出的地址信号来完成选择。通常把单片机系统的地址线笼统地分为低位地址线和高 位地址线,“片选”都是使用高位地址线。实际上,16条地址线中的高、低位地址线的数目并不是固定的,只是习惯上把用于 “单元选择”的地址线,都称为低位地址线,其余的为高位地址线。常用的存储器地址空间分配方法有两种:线性选择法(简称线选法)和地址译码法(简称译码法),下面介绍。 1.线选法是直接利用系统的某一高位地址线作为存储器芯片(或I/O接口芯片)的“片选”控制信号。为此,只需要把用到的高位地址线与存储器芯片的“片选”端直接连接即可。 线选法优点是电路简单,不需要另外增加地址译码器硬件电路,体积小,成本低。缺点是可寻址的芯片数目受到限制。另外,地址空间不连续,每个存储单元的地址不唯一,这会给程序设计带来不便,只适用于外扩芯片数目不多的单片机系统的存储器扩展。 2.译码法使用译码器对AT89S51单片机的高位地址进行译码,译码输出作为存储器芯片的片选信号。这种方法能够有效地利用存储器空间,适用于多芯片的存储器扩展。常用的译码器芯片有74LS138(3线-8线译码器)、74LS139(双2线-4线译码器)和74LS154(4线-16线译码器)。 若全部高位地址线都参加译码,称为全译码;若仅部分高位地址线参加译码,称为部分译码。部分译码存在着部分存储器地址空间相重叠的情况。下面介绍常用的译码器芯片。(1)74LS138 3线-8线译码器,有3个数据输入端,经译码产生8种状态。引脚如图8-3所示,真值表见表8-1。由表8-1可见,当译码器的输入为某一固定编码时,其输出仅有一个固定的引脚输出为低电平,其余的为高电平。输出为低电平的引脚就作为某一存储器芯片的片选信号。 (2)74LS139 双2线-4线译码器。这两个译码器完全独立,分别有各自的数据输入端、译码状态输出端以及数据输入允许端,其引脚如图8-4所示,真值表见表8-2(只给出其中一组)。 图8-3 74LS138引脚图 图8-4 74LS139引脚图 以74LS138为例,如何进行地址分配。 例如,要扩8片8KB的RAM 6264,如何通过74LS138把64KB空间分配给各个芯片? 由74LS138真值表可知,把G1接到+5V, 、 接地,P2.7、P2.6、P2.5(高3位地址线)分别接74LS138的C、B、A端,由于对高3位地址译码,这样译码器有8个输出 ~ ,分别接到8片6264的各 “片选”端,实现8选1的片选。低13位地址(P2.4~P2.0,P0.7~P0.0)完成对选中的6264芯片中的各个存储单元的“单元选择”。这样就把64KB存储器空间分成8个8KB空间了。 64KB地址空间分配如图8-5所示。 图8-5 64KB地址空间划分成8个8KB空间这里采用全地址译码方式。因此,AT89S51发出16位地址时,每次只能选中某一芯片及该芯片的一个存储单元 如何用74LS138把64KB空间全部划分为4KB的块呢?4KB空间需12条地址线,而译码器输入只有3条地址线(P2.6~P2.4),P2.7没有参加译码,P2.7发出的0或1决定选择64KB存储器空间的前32KB还是后32KB,由于P2.7没有参加译码,就不是全译码方式,前后两个32KB空间就重叠了。那么,这32KB空间利用74LS138译码器可划分为8个4KB空间。如果把P2.7通过一个非门与74LS138译码器G1端连接起来,如图8-6所示,就不会发生两个32KB空间重叠的问题了。这时,选中的是64KB空间的前32KB空间,地址范 围为0000H~7FFFH。如果去掉图8-6中的非门,地址范围为8000H~FFFFH。把译码器的输出连到各个4KB存储器的片选端,这样就把32KB空间划分为8个4KB空间。P2.3~P2.0,P0.7~P0.0实现“单元选择”,P2.6~P2.4通过74LS138译码实现对各存储器芯片的片选。采用译码器划分的地址空间块都是相等的,如果将地址空间块划分为不等的块,可采用可编程逻辑器件FPGA对其编程来代替译码器进行非线性译码。 图8-6 存储器空间被划分成每块4KB 8.2.2 外部地址锁存器受引脚数的限制,P0口兼用数据线和低8位地址线,为了将它们分离出来,需在单片机外部增加地址锁存器。目前,常用的地址锁存器芯片有74LS373、74LS573等。 1.锁存器74LS373 是一种带三态门的8D锁存器,其引脚如图8-7所示,内部结构如图8-8所示。AT89S51与74LS373锁存器的连接如图8-9所示。 图8-8 74LS373的内部结构 引脚说明: D7~D0:8位数据输入线, Q7~Q0:8位数据输出线。 G:数据输入锁存选通信号。当加到该引脚的信号为高电平时,外部数据选通到内部锁存器,负跳变时,数据锁存到锁存器中。 :数据输出允许信号,低电平有效。当该信号为低电平时,三态门打开,锁存器中数据输出到数据输出线。当该信号为高电平时,输出线为高阻态。 74LS373锁存器功能如表8-3。 2.锁存器74LS573 也是一种带有三态门的8D锁存器,功能及内部结构与74LS373完全一样,只是其引脚排列与74LS373不同,图8-10为74LS573引脚图。 由图8-10,与74LS373相比,74LS573的输入D端和输出Q端依次排列在芯片两侧,为绘制印制电路板提供方便。 8.3 程序存储器EPROM的扩展程序存储器采用只读存储器,因为这种存储器在电源关断后,仍能保存程序(我们称此特性为非易失性的),在系统上电后,CPU可取出这些指令重新执行。只读存储器简称ROM(Read Only Memory)。ROM中的信息一旦写入,就不能随意更改,特别是不能在程序运行过程中写入新的内容,故称为只读存储器。向ROM中写入信息称为ROM编程。根据编程方式不同,分为以下几种。 (1)掩模ROM (2)可编程ROM(PROM)(3)EPROM (4)E2PROM(EEPROM)(5)Flash ROM 8.3.1 常用的EPROM芯片使用较多的是并行EPROM,首先介绍常用EPROM芯片。 EPROM的典型芯片是27系列产品,例如,2764(8KB)、27128(16KB)、27256(32KB)、27512(64KB)。型号 “27”后面的数字表示其位存储容量。如果换算成字节容量,只需将该数字除以8即可。例如,“27128”中的“27”后的数字 “128”,128/8 =16KB 随着大规模集成电路技术的发展,大容量存储器芯片产量剧增,售价不断下降,性价比明显增高,且由于小容量芯片停止生产,使市场某些小容量芯片价格反而比大容量芯片还贵。所以,应尽量采用大容量芯片。 1.常用EPROM芯片引脚 27系列EPROM芯片的引脚如图8-11。芯片引脚功能: A0~A15:地址线引脚。它的数目由芯片的存储容量决定,用于进行单元选择。 D7~D0:数据线引脚。 :片选控制端。 :输出允许控制端。 :编程时,编程脉冲的输入端。 VPP:编程时,编程电压(+12V或+25V)输入端。 VCC:+5V,芯片的工作电压。 GND :数字地。 NC:无用端。 2.EPROM芯片的工作方式 5种工作方式,由 、 、 信号的组合确定。5种工作方式如表8-5。 (1)读出方式。工作在该方式的条件是使片选控制线 为低电平,同时让输出允许控制线 为低电平,VPP为+5V,就可把指定地址单元的内容从D7~D0上读出。(2)未选中方式。当片选控制线 为高电平时,芯片未选中方式,数据输出为高阻抗悬浮状态,不占用数据总线。EPROM处于低功耗的维持状态。(3)编程方式。在VPP端加上规定好的高压, 和 端加上合适的电平(不同芯片要求不同),能将数据写入到指定地址单元。编程地址和编程数据分别由系统的A15~A0和D7~D0提供。 (4)编程校验方式。VPP端保持相应的编程电压(高压),再按读出方式操作,读出固化好的内容,校验写入内容是否正确。(5)编程禁止方式。 8.3.2 程序存储器的操作时序 1.访问程序存储器的控制信号 AT89S51单片机访问片外扩展的程序存储器时,所用的控制信号有以下3种。(1)ALE:用于低8位地址锁存控制。(2) :片外程序存储器“读选通”控制信号。它接外扩EPROM的 引脚。 (3) :片内、片外程序存储器访问的控制信号。当 =1时,在单片机发出的地址小于片内程序存储器最大地址时,访问片内程序存储器;当 =0时,只访问片外程序存储器。如果指令是从片外EPROM中读取的,除了ALE用于低8位地址锁存信号之外,控制信号还有 , 接外扩EPROM的 脚。此外,P0口分时用作低8位地址总线和数据总线,P2口用作高8位地址线。 2.操作时序(略) 8.3.3 AT89S51单片机与EPROM的接口电路设计 1.AT89S51与单片EPROM的硬件接口电路在设计接口电路时,由于外扩的EPROM在正常使用中只读不写,故EPROM芯片只有读出控制引脚,记为 ,该引脚与AT89S51单片机的 相连,地址线、数据线分别与AT89S51单片机的地址线、数据线相连,片选端控制可采用线选法或译码法。 图8-13所示为AT89S51外扩16KB的EPROM 27128的电路。由于只扩展一片EPROM,所以片选端 直接接地,也可接到某一高位地址线上(A15或A14)进行线选,也可接某一地址译码器的输出端。 2.使用多片EPROM的扩展电路图8-14所示为利用4片27128 EPROM扩展成64KB程序存储器的方法。片选信号由译码器产生。 8.4 静态数据存储器RAM的扩展在单片机应用系统中,外部扩展的数据存储器都采用静态数据存储器(SRAM)。对外部扩展的数据存储器空间访问,P2口提供高8位地址,P0口分时提供低8位地址和8位双向数据总线。片外数据存储器RAM的读和写由AT89S51的 (P3.7)和 (P3.6)信号控制。 而片外程序存储器EPROM的输出端允许( )由单片机的读选通 信号控制。尽管与EPROM的地址空间范围相同,但由于控制信号不同,不会发生总线冲突。 8.4.1 常用的静态RAM(SRAM)芯片单片机系统中常用的RAM芯片的典型型号有6116(2KB ),6264(8KB),62128(16KB),62256(32KB)。 6116为24脚封装,6264、62128、62256为28脚封装。这些RAM芯片的引脚如图8-15所示。 各引脚功能: A0~A14:地址输入线。 D0~D7:双向三态数据线。 :片选信号输入线。对6264芯片,当24脚(CS)为高电平且 为低电平时才选中该片。 :读选通信号输入线,低电平有效。 :写允许信号输入线,低电平有效。 VCC —工作电源+5V。 GND —地。 RAM存储器有读出、写入、维持3种工作方式,工作方式的控制见表8-6。 8.4.2 外扩数据存储器的读写操作时序(略) 8.4.3 AT89S51单片机与RAM的接口电路设计 AT89S51对片外RAM的读和写由AT89S51单片机的 (P3.7)和 (P3.6)控制,片选端由译码器译码输出控制。因此设计时,主要解决地址分配、数据线和控制信号线的连接问题。在与高速单片机连接时,还要根据时序解决读/写速度匹配问题。图8-18为用线选法扩展AT89S51外部数据存储器电路。图中数据存储器选用6264,该芯片地址线为A0~A12,故AT89S51剩余地址线为3条。 用线选可扩展3片6264,对应的存储器空间见表8-7。 用译码法扩展外部数据存储器的接口电路如图8-19所示。数据存储器62128,芯片地址线为A0~A13,剩余地址线为两条,若采用2线-4线译码器可扩展4片62128。各片62128芯片地址分配如表8-8所示。 MOV DPTR,#5000H ;设置数据块指针的初值 MOV R7,#00H ;设置块长度计数器初值(00H是 ;循环256次) CLR A LOOP: MOVX @DPTR,A ;给一单元送“00H” INC DPTR ;地址指针加1 DJNZ R7,LOOP ;数据块长度减1, 若不为0则跳 ;LOOP继续清“0” HERE: SJMP HERE ;执行完毕, 原地踏步 方法2 用DPTR作为数据区地址指针,但不使用字节计数器,而是比较特征地址。参考程序如下: MOV DPTR,#5000H;设置数据块指针的初值 CLR A ;A清0 LOOP: MOVX @DPTR,A ;给一单元送“00H” INC DPTR ;数据块地址指针加1 MOV R7,DPL ;数据块末地址加1送R7 CJNE R7,#0,LOOP ;与末地址+1比较 HERE: SJMP HERE 8.5 EPROM和RAM的综合扩展在系统设计中,经常是既要扩展程序存储器,也要扩展数据存储器(RAM)或I/O,即进行存储器的综合扩展。下面介绍如何进行综合扩展。 8.5.1 综合扩展的硬件接口电路【例8-2】 采用线选法扩展2片8KB的RAM和2片8KB的EPROM。RAM芯片选用2片6264。EPROM芯片选用2764。硬件接口电路如图8-20所示。 (1)控制信号及片选信号地址线P2.5直接接到IC1(2764)和IC3(6264)的片选 端,P2.6直接接到IC2(2764)和IC4(6264)的片选 端。当P2.6=0,P2.5=1时,IC2和IC4的片选端为低电平,IC1和IC3的 端全为高电平。当P2.6=1,P2.5=0时,IC1和IC3的 端都是低电平,每次同时选中两个芯片,具体对哪个芯片进行读/写操作还要通过 、 、 控制线来控制。当 为低电平时,到片外程序存储区EPROM中读程序;当读/写信号 或 为低电平时,则对片外 RAM读数据或写数据。 、 、 3个信号是在执行指令时产生的,任意时刻只能执行一条指令,所以只能有一个信号有效,不可能同时有效,所以不会发生数据冲突。(2)各芯片地址空间分配硬件电路一旦确定,各芯片的地址范围实际上就已经确定,编程时只要给出所选择芯片的地址,就能对该芯片进行访问。结合图8-20,介绍IC1、IC2、IC3、IC4芯片地址范围的确定方法。存储器地址均用16位,P0口确定低8位,P2口确定高8位。如果P2.6=0、P2.5=1,选中IC2、IC4。地址线A15~A0与P2、P0对应关系如下: 【例8-3】采用译码法扩展2片8KB EPROM和2片8KB RAM。EPROM选用2764,RAM选用6264。扩展接口电路如图8-21所示。图中,74LS139的4个输出端, ~ 分别连接4个芯片IC1、IC2、IC3、IC4的片选端。 74LS139在对输入端译码时, ~ 每次只能有一位输出为“0”,其他三位全为“1”,输出为“0”的一端所连接的芯片被选中。译码法地址分配,首先要根据译码芯片真值表确定译码芯片的输入状态,由此再判断其输出端选中芯片的地址。 如图8-21,74LS139的输入端A、B、 分别接P2口的P2.5、P2.6、P2.7三端, 为使能端,低电平有效。由表8-2 74LS139的真值表可见,当 =0、A=0、B=0时,输出端只有 为“0”, ~ 全为“1”,选中IC1。这样,P2.7、P2.6、P2.5全为0,P2.4~P2.0与P0.7~P0.0这13条地址线的任意状态都能选中IC1的某一单元。当13条地址线全为“0”时,为最小地址0000H;当13条地址线全为“1”时,为最大地址1FFFH。所以IC1的地址范围为0000H~1FFFH。同理可确定电路中各个存储器地址范围见表8-10。 1.单片机片外程序区读指令过程单片机复位后,CPU就从0000H地址开始取指令,执行程序。取指令期间,低8位地址送P0口,经锁存器A0~A7输出。高8位地址送往P2口,直接由P2.0~P2.4锁存到A8~A12地址线上,P2.5~P2.7输入给74LS139进行译码输出片选。这样,根据P2口、P0口状态则选中第一个程序存储器芯片IC1(2764)的第一个单元地址0000H。然后当PSEN*变为低时,把0000H中指令代码经P0口读入内部RAM中进行译码,从而决定进行何种操作。 取出一个指令字节后PC自动加1,然后取第二个字节,依次类推。当PC=1FFFH时,从IC1最后一个单元取指令,然后PC = 2000H,CPU向P2口、P0口送出2000H地址时,则选中第二个程序存储器IC2,IC2的地址范围为2000H~3FFFH,读指令过程同IC1,不再赘述。 2.单片机片外数据区读/写数据过程当程序运行中,执行“MOV”类指令时,表示与片内RAM交换数据;当遇到“MOVX”类指令时,表示对片外数据存储器区寻址。片外数据存储器区只能间接寻址。例如,把片外6000H单元的数据送到片内RAM 50H单元中,程序如下: MOV DPTR,#6000H MOVX A,@DPTR MOV 50H,A 向片外数据区写数据的过程与读数据的过程类似。例如,把片内50H单元的数据送到片外4000H单元中,程序如下: MOV A,50H MOV DPTR,#4000H MOVX @DPTR,A 执行第1条指令,先把片内RAM 50H单元的数据送到A中,第2条指令把寻址地址4000H送到数据指针寄存器DPTR 中,当执行“MOVX @DPTR,A”时,DPTR的低8位(00H)由P0口输出并锁存,高8位(40H)由P2口直接输出,根据P0口、P2口状态选中IC3(6264)的4000H单元。当写选通信号 有效时,A中的内容送往片外4000H单元。 单片机读写片外数据存储器中内容,除了用“MOVX A,@DPTR”和“MOVX @DPTR,A”外,还可用指令“MOVX A,@Ri”和“MOVX @Ri,A”。这时P0口装入Ri中内容(低8位地址),而把P2口原有的内容作为高8位地址输出。例8-4是采用“MOVX @Ri,A”指令的例子。 【例8-4】编程,将程序存储器中以TAB为首址的32个单元内容依次传送到外部RAM以4000H为首址的区域。 DPTR指向标号TAB首地址。R0既指示外部RAM的地址,又表示数据标号TAB的位移量。程序为一循环程序,循环次数为32,R0的值达到32就结束循环。参考程序: MOV P2,#40H ; MOV DPTR,#TAB ;要传送数据的首地址#TAB送 ;入数据指针DPTR MOV R0,#0 ;R0的初始值为0 AGIN: MOV A,R0 MOVC A,@A+DPTR ;把以TAB为首址32个单元内 ;容送入A MOVX @R0,A ;程序存储器中表的内容送入 ;外部RAM单元 INC R0 ;循环次数加1,也即外部 ;RAM单元的地址指针加1 CJNE R0,#32,AGIN;判32个单元的数据是否已经 ;传送完毕,未完则继续 HERE: SJMP HERE ;原地跳转,模拟一段实际要 ;执行的其他程序段 TAB: DB ……,…… ;外部程序存储器中要传送的 ;32个单元的内容

上一页:单片机说课稿PPT 下一页:导航标签课件PPT

51单片机的ppt:这是51单片机的ppt,包括了计算机中的数,逻辑,51单片机组成,什么是CPU,什么是内存,什么是I/O,什么是总线,单片机是如何工作的等内容,欢迎点击下载。

51单片机ppt:这是51单片机ppt,包括了概述。MCS-51单片机的结构,MCS-51单片机的功能单元介绍等内容,欢迎点击下载。

51单片机教案PPT

下载地址

51单片机教案PPT

优秀PPT

Copyright:2009-2019 pptbz.com Corporation,All Rights Reserved PPT宝藏 版权所有

免责声明:本网站内容由用户自行上传,如权利人发现存在误传其他作品情形,请及时与本站联系

PPT模板下载 粤ICP备13028522号